ADC07D1520是一款雙路、低功耗、高性能CMOS模數(shù)轉(zhuǎn)換器。ADC07D1520以高達(dá)1.5GSPS的采樣率將信號(hào)數(shù)字化為7位分辨率。其功能包括用于系統(tǒng)調(diào)試的測(cè)試模式輸出、時(shí)鐘相位調(diào)整和可選的輸出多路分解器模式。該設(shè)備保證在整個(gè)工作溫度范圍內(nèi)沒有遺漏代碼。獨(dú)特的折疊和內(nèi)插架構(gòu)、全差分比較器設(shè)計(jì)、內(nèi)部采樣和保持放大器的創(chuàng)新設(shè)計(jì)以及自校準(zhǔn)方案使所有超過(guò)奈奎斯特的動(dòng)態(tài)參數(shù)的響應(yīng)非常平坦，在748 MHz輸入信號(hào)和1.5 GHz采樣率下產(chǎn)生6.8個(gè)有效位數(shù)（ENOB），同時(shí)提供10-18個(gè)誤碼率（C.E.R.）輸出格式為偏移二進(jìn)制，低壓差分信號(hào)（LVDS）數(shù)字輸出與IEEE1596.3-1996兼容，但0.8V至1.2V之間的可調(diào)共模電壓除外。

產(chǎn)品特征

● 單臺(tái)+1.9V±0.1V運(yùn)行

● 2倍采樣率的交錯(cuò)模式

● 多ADC同步能力

● 調(diào)整輸入滿標(biāo)度范圍、時(shí)鐘相位和抵消

● SDR或DDR輸出時(shí)鐘的選擇

● 1:1或1:2可選輸出多路復(fù)用器

● 第二DCLK輸出

● 占空比校正采樣時(shí)鐘

● 測(cè)試模式

主要規(guī)格

● 分辨率：7位

● 最大轉(zhuǎn)換率：1.5 GSPS（最大）

● 代碼錯(cuò)誤率：10-18（典型值）

● ENOB@748 MHz輸入：6.8位（典型值）

● DNL：±0.15 LSB（典型值）

● 功耗（非DES模式）

--工作模式：1:2 Demux模式1.9 W（典型值）

--斷電模式：2.5 mW（典型值）

應(yīng)用場(chǎng)景：直接射頻下變頻、數(shù)字示波器、衛(wèi)星機(jī)頂盒、通信系統(tǒng)、測(cè)試儀器等。